HDL-IOPプロジェクトの活動

(Hardware Description Language Interoperability Project Group)

■ 目的
論理合成のためのRTL記述(VHDL、1364HDL)の標準化とその普及を 推進する。また、複数の設計言語(VHDL、1364HDL、C言語等)混在環境 における協調設計検証手法に関する技術動向調査と検討を行なう。
■ 活動内容
HDL-IOP プロジェクトは、下記に示す2つのタスク・グループ（TG）と 2つのスタディ・グループ（SG）により活動を行なっている。


(1) VHDL RTLサブセットTG (VHDL RS-TG: VHDL RTL Subset TG)
PAR-1076.6で 審議中の論理合成用VHDL RTLサブセット案における、 記憶素子などのモデリングスタ イル及びサブセットとして採用される 構文範囲の２点に関して検討作業を行い、PAR-1076.6での審議に 反映させていく。


(2) 1364HDL RTLサブセットTG (1364 RS-TG:1364HDL RTL Subset TG)
OVI 提案のVerilog HDL Synthesis Subset Definitionの内容を検討し、 その内容の妥当性の確認を 行なった。提案内容の中で曖昧な記載に ついては日本案を作成しOVIへ提供した。


(3) RTL仕様拡張SG (RX-SG:RTL Specification eXtension SG)
VHDL,Verilog-HDLの言語仕様の差違の有効性を検討する。現状、 論理合成で使用されているpragma や、言語間差違部分の必要性を 洗い出す。又、CBS(Cycle Base Simulation)性能向上に必須な機能 にも言及する。


(4) 協調設計検証SG (CODS-SG: Co-design/Co-simulation SG)
協調設計検証技術の現状を調査し、すでに完成されている要素技術、 不十分な技術などを洗い出す。また、今後必要であると考えられる技術 要素、標準化すべき要素を検討する。
■ 関連機関の動向
PTAB(Project Technical Advisory Board)は、 Industry Councilの 合議により組織された標準化推進委員会で、論理合成標準化の技術的 検討を VI、 OVIに委託して進めている。 VI(VHDL International)は、 VHDLの論理合成標準化案を作成し、 IEEEへ提案した。 IEEE ではPAR-1076.6として1998年末の規格化に向け標準化作業を進めている。 OVIは、Verilog-HDL の論理合成標準化の検討のほか、サイクルベースシミュレーション等に関する RTL標準化に取り組んでいる。
(参加メンバ) 12社／13名 主査：安田光宏／三菱電機

• プロジェクトの活動のページへ戻る
• EIAJ/EDA技術委員会ホームページへ戻る